## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-074389

(43) Date of publication of application: 16.03.1999

(51)Int.CI.

H01L 21/8247 H01L 29/788 H01L 29/792

G11C 16/04 H01L 27/115

(21)Application number: 10-185647

(71)Applicant: MOTOROLA INC

(22)Date of filing:

15.06.1998

(72)Inventor: KUO-TAN CHAN

CHANG KO-MIN WAI-MIN CHAN KEITH FORBES

**DOUGLAS R ROBERTS** 

(30)Priority

Priority number : 97 876576

Priority date: 16.06.1997


Priority country: US

## (54) SPLIT GATE MEMORY DEVICE

#### (57)Abstract:

PROBLEM TO BE SOLVED: To obtain a nonvolatile memory device excellent in power efficiency and suitable for low power application, by a method wherein electric charges carriers generated from a source of a source area range over a channel area and accelerate, and are implanted into a dielectric layer located in a floating gate or under a control gate, and a selective gate controls a channel current.

SOLUTION: A nonvolatile memory(NVM) device comprises a control gate 32 on a first portion of a channel area near a source, and split gate field-effect transistors(FET) having a selection gate 16 on a second portion of a channel area 38 near a drain. When the NVM device is programmed, electric charges carriers of a first polarity accelerate in the second portion of the channel area 38 under the selection gate 16, and are implanted into a lower dielectric layer 14 of the control gate 32. When data are read from the NVM device, a read voltage is applied to a drain adjacent to the selection gate 16 a current of a bit line coupled to the drain of FET is detected, and data are read out.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

## (19)日本国特許庁 (JP)

## (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平11-74389

(43)公開日 平成11年(1999)3月16日


(51) Int.Cl. <sup>8</sup>	識別記号	FI
H01L 21/824	7	H01L 29/78 371
29/788		G11C 17/00 621Z
29/792		H01L 27/10 434
G11C 16/04		
H01L 27/115		
	•	審査請求 未請求 請求項の数5 FD (全 11 頁)
(21)出願番号	<b>特顧平10-185647</b>	(71) 出願人 390009597
		モトローラ・インコーポレイテッド
(22)出顧日	平成10年(1998) 6月15日	MOTOROLA INCORPORAT
		RED
(31)優先権主張番号	876576	アメリカ合衆国イリノイ州シャンパーグ、
(32)優先日	1997年6月16日	イースト・アルゴンクイン・ロード1303
(33)優先権主張国	米国 (US)	(72)発明者 クオータン・チャン
		アメリカ合衆国テキサス州オースチン、ト
	•	ラクトン・レーン11219
	•	(72)発明者 コーミン・チャン
		アメリカ合衆国テキサス州オースチン、ビ
	,	ターン・ハロウ11912
•		(74)代理人 弁理士 大貫 進介 (外1名)
		最終頁に続く

## (54)【発明の名称】 スプリット・ゲート・メモリ装置

#### (57)【要約】

【課題】 電力効率に優れ低電力用途に適した不揮発性メモリ装置と、不揮発性メモリ装置にアクセスする方法とを提供する。

【解決手段】 EEPROM装置は、ソース、ドレイン、ドレインに隣接する選択ゲートおよびソースに隣接する制御ゲートを有する分割ゲートFET を備える。分割ゲートFE T をプログラミングする際は、選択ゲートと制御ゲートとの間のチャネル領域部分内で電子が加速され、制御ゲートの下に存在するONO 積層部の窒化物層内に注入される。分割ゲートFET は、チャネル領域から電荷窒化物層内に正孔を注入することにより消去される。分割ゲートFETからデータを読み取る際は、選択ゲートに隣接するドレインに読取り電圧を印加する。次にドレインに結合されるビット線内を流れる電流を検知することにより、分割ゲートFET からデータが読み出される。



#### 【特許請求の範囲】

【請求項1】 スプリット・ゲート・メモリ装置であって:半導体材料の本体;前記半導体材料本体内のソース領域;前記半導体材料本体内のドレイン領域;前記ソース領域を前記ドレイン領域から分離する、前記半導体材料本体内のチャネル領域:前記ドレイン領域に隣接する前記チャネル領域の第1部分の上に存在する誘電層;前記ソース領域に隣接する前記チャネル領域の第2部分の上に存在する誘電性積層部;前記誘電層の上に存在する第1導電層であって、前記ドレイン領域に隣在する第1側壁と前記第1側壁に対向する第2側壁とを有する第1導電層の前記第2側壁に隣在する第2導電層;および前記誘電性積層部の上に存在し、前記第1導電層の前記第2側壁に隣在する第2導電層;によって構成されることを特徴とするスプリット・ゲート・メモリ装置。

【請求項2】 スプリット・ゲート・メモリ装置であっ て:半導体材料の本体;前記半導体材料本体内のソース 領域:前記半導体材料本体内のドレイン領域:前記ソー ス領域を前記ドレイン領域から分離する、前記半導体材 料本体内のチャネル領域;前記チャネル領域の第1部分 の上に存在する誘電層;前記ソース領域に隣接する前記 チャネル領域の第2部分の上に存在する酸化物-窒化物 -酸化物層;前記チャネル領域の前記第1部分の上に存 在する第1導電層であって、第1側壁と前記第1側壁に 対向する第2側壁とを有する第1導電層;および前記チ ャネル領域の前記第2部分の上に存在する導電性側壁ス ペーサであって、前記酸化物-窒化物-酸化物層の第1 部分が前記導電性側壁スペーサと前記第1導電層の前記 第2側壁との間に存在し、前記酸化物-窒化物-酸化物 層の第2部分が前記導電性側壁スペーサと前記チャネル 領域の前記第2部分との間に存在する、ところの導電性 側壁スペーサ;によって構成されることを特徴とするス プリット・ゲート・メモリ装置。

【請求項3】 スプリット・ゲート・メモリ装置であっ て:半導体材料の本体;前記半導体材料本体内のソース 領域:前記半導体材料本体内のドレイン領域:前記ソー ス領域を前記ドレイン領域から分離する、前記半導体材 料本体内のチャネル領域;前記チャネル領域の第1部分 の上に存在する誘電層;前記ソース領域に隣接する前記 チャネル領域の第2部分の上に存在する酸化物-窒化物 一酸化物層;前記チャネル領域の前記第1部分の上に存 在する第1導電層であって、第1側壁と前記第1側壁に 対向する第2側壁とを有する第1導電層;前記チャネル 領域の前記第2部分の上に存在する第1導電性側壁スペ ーサであって、前記酸化物-窒化物-酸化物層の第1部 分が前記第1導電性側壁スペーサと前記第1導電層の前 記第2側壁との間に存在し、前記酸化物-窒化物-酸化 物層の第2部分が前記第1導電性側壁スペーサと前記チ ャネル領域の前記第2部分との間に存在する、ところの 第1導電性側壁スペーサ;および前記第1導電層の前記

第1側壁に隣在する第2導電性側壁スペーサ;によって 構成されることを特徴とするスプリット・ゲート・メモ リ装置。

【請求項4】 スプリット・ゲート・メモリ装置であって:半導体基板上で複数の列と複数の行とに配列されるメモリ・セルのアレイであって、前記アレイ内の各メモリ・セルは前記半導体基板内のソース領域, チャネル領域およびドレイン領域であって、前記チャネル領域が前記ソース領域を前記ドレイン領域から隔てる、ところのソース領域, チャネル領域およびドレイン領域と

前記チャネル領域の第1部分の上に存在する第1誘電層 と、

前記ソース領域に隣在する前記チャネル領域の第2部分 の上に存在する第2誘電層と、

前記第2誘電層の上に存在する制御ゲートと、

前記第1誘電層の上に存在する選択ゲートとを備えるメモリ・セルのアレイ;前記アレイ内の前記複数の列のうち第1列において各メモリ・セルの前記ドレイン領域に結合される第1ビット線;前記アレイ内の前記複数の列のうち第2列において各メモリ・セルの前記ドレイン領域に結合される第2ビット線;前記アレイ内の前記複数の行のうち第1行において各メモリ・セルの前記選択ゲートに結合される第1選択線;前記アレイ内の前記選択ゲートに結合される第2選択線;前記第1行内の各メモリ・セルの前記制御ゲートに結合される第1制御線;前記第2行内の各メモリ・セルの前記制御ゲートに結合される第1制御線;前記第2行内の各メモリ・セルの前記制御ゲートに結合される第1制御線;および前記第1行および前記第2行内の各メモリ・セルの前記十分に結合されるソース線;によって構成されることを特徴とするスプリット・

【請求項5】 スプリット・ゲート・メモリ装置であって:半導体基板上で複数の列と複数の行とに配列されるメモリ・セルのアレイであって、前記アレイ内の各メモリ・セルは、

ゲート・メモリ装置。

前記半導体基板内のソース領域, チャネル領域およびドレイン領域であって、前記チャネル領域が前記ソース領域を前記ドレイン領域から隔てる、ところのソース領域, チャネル領域およびドレイン領域と、

40 前記ドレイン領域に隣接する前記チャネル領域の第1部 分の上に存在する第1誘電層と、

前記ソース領域に隣接する前記チャネル領域の第2部分の上に存在する酸化物一窒化物一酸化物誘電層と、前記酸化物一窓化物一酸化物誘電層の上に存在する制御

前記酸化物-窒化物-酸化物誘電層の上に存在する制御ゲートと、

前記第1誘電層の上に存在する選択ゲートとを備えるメモリ・セルのアレイ;前記アレイ内の前記複数の列のうち第1列において各メモリ・セルの前記ドレイン領域に結合される第1ビット線;前記アレイ内の前記複数の列のうち第2列において各メモリ・セルの前記ドレイン領

域に結合される第2ビット線;前記アレイ内の前記複数の行のうち第1行において各メモリ・セルの前記選択ゲートに結合される第1選択線;前記アレイ内の前記選択ゲートに結合される第2選択線;前記第1行内の各メモリ・セルの前記制御ゲートに結合される第1制御線;前記第2行内の各メモリ・セルの前記制御ゲートに結合される第2制御線;および前記第1行および前記第2行内の各メモリ・セルの前記ソース領域に結合されるソース線;によって構成されることを特徴とするスプリット・ゲート・メモリ装置。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、一般にメモリ装置に関 し、さらに詳しくは、不揮発性メモリ装置に関する。

#### [0002]

【従来の技術および発明が解決しようとする課題】電気的に消去可能書込可能な読取専用メモリ (EEPROM: Elec trically Erasable Programmable Read Only Memory ) は、メモリへの電力が排除されても格納されたデータを保持することができる。EEPROMセルは、電界効果トランジスタ (FET: field effect transistor) の電気的に分離された浮動ゲート内に電荷を蓄積するか、あるいはFE T の制御ゲートの下にある誘電層内に電荷を蓄積することによりデータを格納する。格納された電荷がFET の閾値を制御し、それによりEEPROMセルのメモリ状態を制御する。

【0003】従来は、EEPROMセルは、ドレイン側ホット・キャリヤ注入を用いて、浮動ゲート上に、あるいは制御ゲートの下にある誘電層内の電荷トラップ・サイト内に電荷キャリヤを注入する。高いドレインおよびゲート電圧を用いて、プログラミング・プロセスを高速化する。このため、EEPROMセル内のFET は、プログラミング中に高い電流を伝えるが、これは低電圧低電力の用途においては望ましくない。さらに、EEPROMセルはプログラミング中は、降伏状態に極めて近い状態で動作する。

【0004】プログラミング中の降伏条件は、ソース側キャリヤ注入を用いると回避することができる。ソース側ホット・キャリヤ注入を用いてEEPROMをプログラミングするには、ソース領域に隣接するチャネル領域の一部分の上に選択ゲートを形成する。この選択ゲートは、ドレイン領域に隣接して形成される制御ゲートから電気的に分離される。プログラミング中は、チャネル領域内に電界が設定され、それによりソース領域に源を発する電荷キャリヤはチャネル領域を亘って加速されてから、浮動ゲート内に、あるいは制御ゲートの下に位置する誘電層内に注入される。選択ゲートは、チャネル電流を制御する。かくして、ソース側ホット・キャリヤ注入によるプログラミングは、従来のドレイン側ホット・キャリヤ注入と比べて、電力効率に優れ、低電圧低電力用途によ

り適している。

【0005】従って、電力効率に優れ低電力用途に適した不揮発性メモリ装置と、不揮発性メモリ装置にアクセスする方法とを有することが有利である。また、この不揮発性メモリ装置は製造が簡単で安価であることが望ましく、シリコン面積効率が良いことが望ましい。さらに、このアクセス方法は信頼性があり時間効率に優れることが望ましい。

#### [0006]

【実施例】一般に、本発明は不揮発性メモリ (NVM: non volatile memory ) 装置と、NVM置にアクセスする方法 とを提供する。本発明により、NVM 装置は、ソース付近 のチャネル領域の第1部分の上に存在する制御ゲート と、ドレイン付近のチャネル領域の第2部分の上に存在 する選択ゲートとを有するスプリット・ゲート電界効果 トランジスタ (FET ) を備える。NVM 装置をプログラミ ングする際は、たとえば電子などの第1極性の電荷キャ リヤが選択ゲート下のチャネル領域の第2部分内で加速 され、制御ゲートの下に存在する誘電層内に注入され る。本発明の好適な実施例においては、制御ゲートの下 に存在する誘電層は、チャネル領域の第1部分上にある 底部誘電層(たとえば底部二酸化シリコン層)と、制御 ゲートの下にある上部誘電層(たとえば上部二酸化シリ コン層)と、それらの間にある窒化シリコン層とによっ て構成される。窒化シリコン層は、その中に形成される 電荷トラップ・サイト (charge trapping site) を含 む。NVM 装置は、たとえば正孔などの第2極性の電荷キ ャリヤをチャネル領域から窒化シリコン層内に注入する ことにより消去される。NVM 装置からデータを読み取る 場合は、読取り電圧は選択ゲートに隣接するドレイン印 加される。次に、FET のドレインに結合されるビット線 を流れる電流を検知することにより、データがNVM 装置 から読み取られる。

【0007】図1は、本発明によるNVM セル10などのスプリット・ゲート・メモリ装置の断面図である。NVM セル10は、主表面12を有する半導体基板11などの半導体材料の本体上に形成される。例として、半導体基板11は、p 導電型のシリコン基板である。以下に説明されるように、NVM セル10は電気的に書込(プログラミング)および消去が可能である。従って、NVM セル10は、電気的に消去書込可能な読取専用メモリ(EEPROM: Electrically Erasable Programmable ReadOnly Memory)セルとも呼ばれる。

【0008】選択ゲート構造15は、基板11の上に存在する誘電層14と誘電層14の上の選択ゲート16とを備える。選択ゲート16は、互いに対向する側壁17,18を有する。例として、誘電層14は、約3ナノメータ (nm) ないし約30nmの厚みを有する熱成長二酸化シリコン層であり、選択ゲート16は、誘電層14上に導電層をデポジションおよびパターニングすることに

より形成される。好ましくは、導電層はたとえば、約150nmないし約300nmの厚みを有する多結晶シリコン層であり、化学蒸着プロセスを用いて誘電層14上にデポジションされる。さらに、選択ゲート16は、化学蒸着プロセスまたはその後のドーピング段階の間に、n導電型のイオンたとえばリンまたはヒ素イオンでドーピングされることが好ましい。

【0009】ドレイン領域22が選択ゲート16の側壁17と整合される。例として、たとえばリンまたはヒ素イオンなどのn 導電型のイオンを基板11内に注入する自己整合イオン注入プロセスを用いて、ドレイン領域22を形成する。好ましくは、イオン注入プロセスは、基板11の主表面12上にあるパッド誘電層を貫通して実行される。パッド誘電層は、誘電層14, 犠牲酸化物層(図示せず)などでもよい。

【0010】たとえば二酸化シリコン層23などの誘電 層が、選択ゲート16の側壁17,18に隣接する主表 面12の部分の上に形成される。好ましくは、二酸化シ リコン層23は、たとえば約5nmないし約15nmの厚み を有し、熱酸化プロセスまたはデポジションプロセスを 用いて形成される。熱酸化プロセスは、側壁17,18 に沿って選択ゲート16をも酸化するので、二酸化シリ コン層23は側壁17,18に沿っても形成される。あ る実施例においては、選択ゲート16により保護されな い誘電層14の部分がエッチング除去され、その後で主 表面12上に二酸化シリコン層23が形成される。他の 実施例においては、二酸化シリコン層23は、選択ゲー ト16により保護されない誘電層14の部分上に形成さ れる。たとえば、約5nmないし約15nmの厚みを有する 窒化シリコン層 2 4 が二酸化シリコン層 2 3 の上に形成 され、好ましくは化学蒸着プロセスを用いて形成され る。たとえば、約5nmないし約15nmの厚みを有する二 酸化シリコン層28などの別の誘電層が窒化シリコン層 24の上に形成される。二酸化シリコン層28は、デポ ジションプロセスまたは熱酸化プロセスを用いて形成す ることができる。

【0011】二酸化シリコン層23, 窒化シリコン層24および二酸化シリコン層28は、酸化物一窒化物一酸化物(ONO: oxide-nitride-oxide)積層部25を形成する。これは誘電性積層部とも呼ばれる。ONO積層部25において、二酸化シリコン層23は底部誘電層と呼ばれ、二酸化シリコン層28は上部誘電層と呼ばれる。NVMセル10をプログラミングする際は、電荷キャリヤ(たとえば電子)がONO積層部25内に注入され、窒化シリコン層24内に形成される電荷トラップ・サイト内で捕捉される。NVMセル10が良好なデータ保持率を有するためには、底部誘電層23と上部誘電層28が厚いことが好ましい。さらに、誘電層23, 28内の欠陥を

最小限に抑えることが好ましい。窒化シリコン層24の

化学組成はSi3N4 に限らないことを理解頂きたい。たと

えば、窒化シリコン層 24は、 $Si_xN_y$ で表される化学組成を有するシリコンに富んだ窒化物層とすることができる。ただしx 対y の比は3 対4 より大きい。

【0012】制御ゲート32が0NO 積層部25の上に存 在する。制御ゲート32は、選択ゲート16に隣接する 側壁31と、側壁31に対向する側壁33とを有する。 例として、制御ゲート32はONO 積層部25上に導電層 をデポジションおよびパターニングすることにより形成 される。好ましくは、導電層は約200mmないし約30 Onmの厚みを有する多結晶シリコン層であり、化学蒸着 プロセスを用いてONO積層部25上にデポジションされ る。言い換えると、制御ゲート32は、選択ゲート16 に隣接する多結晶シリコン側壁スペーサとして形成され ることが好ましい。さらに、制御ゲート32は、たとえ ばリンまたはヒ素イオンなどのn 導電型イオンで、化学 蒸着プロセスの間、またはその後のドーピング段階の間 に、ドーピングされることが好ましい。制御ゲート32 を形成するプロセスは、選択ゲート16の側壁17に沿 って多結晶シリコン側壁スペーサ(図示せず)をも形成 する。しかし、選択ゲート16の側壁17に沿った多結 晶シリコン側壁スペーサは、NVM セル10の動作には関 与しない。ある実施例においては、これはその後のエッ チング段階中に除去され、図1に図示されるNVM セル1 0となる。別の実施例(図示せず)においては、このス ペーサがNVM セル10へのアクセス動作中に、接地電圧 レベルなどの基準電圧レベルに結合される。

【0013】制御ゲート32の側壁33と選択ゲート1 6の側壁17とにそれぞれ沿って、たとえば窒化物スペ ーサ34、35などの誘電性スペーサが形成される。好 ましくは、窒化物スペーサ34は制御ゲート32を覆 う。ソース領域36は窒化物スペーサ34と整合され る。例として、たとえばリンまたはヒ素イオンなどのn 導電型のイオンを注入する自己整合イオン注入プロセス を用いて、ソース領域36を形成する。ソース領域36 およびドレイン領域22は、それらの間にチャネル領域 38を規定する。言い換えると、チャネル領域38が、 ドレイン領域22からソース領域36を隔てる。チャネ ル領域38の第1部分は、ONO 積層部25および制御ゲ ート32の下にあり、チャネル領域38の第2部分は選 択ゲート構造15の下にある。窒化物スペーサ34,3 5はNVM セル10においては任意であることを理解頂き たい。NVM セル10が窒化物スペーサ34, 35を含ま ない代替の実施例においては、ソース領域36は制御ゲ ート32の側壁33と整合される。

【0014】0N0 積層部25を主表面12上に形成する プロセスにより、選択ゲート16の上にも0N0 積層部が 形成される(図示せず)。選択ゲート16上部にある0N 0 積層部と、主表面12上にあり窒化物スペーサ34, 35により保護されないONO層部25の部分(図示せ が)とが、エッチング・プロセスにおいて除去される。 シリコン化合物構造42が選択ゲート16の上に存在し、NVM セル10の選択ゲート電極として機能する。同様に、シリコン化合物構造44がソース領域36の上に存在し、NVM セル10のソース電極として機能する。さらに、シリコン化合物構造46がドレイン領域22の上に存在し、NVM セル10のドレイン電極として機能する。シリコン化合物構造42,44,46は、窒化物スペーサ34,35と整合される。このため、これらは自己整合シリコン化合物(サリサイド)構造とも呼ばれる。シリコン化合物構造42,44,46は、NVM セル10内の寄生抵抗を軽減するので、NVM セル10の性能を改善する。しかし、シリコン化合物構造42,44,46はNVM セル10においては任意の構成部分であることに留意されたい。

【0015】シリコン化合物構造42,44,46の形成後に、基板11上に絶縁層(図示せず)が形成され、平坦化される。絶縁層内には金属被覆領域(図示せず)が形成され、制御ゲート32,選択ゲート電極42,ソース電極44およびドレイン電極46に電気的に結合される。

【0016】図1は、制御ゲート32が選択ゲート16に隣在する側壁スペーサとして形成されることを示すが、これは本発明を制限するものではない。本発明の代替の実施例においては、多結晶シリコン選択ゲートが、多結晶シリコン制御ゲートに沿った側壁スペーサとして形成される。本実施例においては、第1多結晶シリコン制御ゲートが上に存在しないONO積層部25上にパターニングされ、制御ゲートを規定する。制御ゲートが上に存在しないONO積層部25の部分はエッチング除去される。主表面12上に誘電層14が配置される。イオン注入を実行して、制御ゲートと整合されるソース領域36が形成される。第2多結晶シリコン層が誘電層14上にデポジションされ、制御ゲートの側壁スペーサとして選択ゲートを形成するよりパターニングされる。イオン注入がもう一度実行されて、選択ゲートと整合されるドレイン領域22を形成する。

【0017】前述されるように、NVM セル10は、p 導電型基板11内に作成されるn チャネル・スプリット・ゲートFET である。しかし、これは本発明を制約するものではない。代替の実施例においては、NVM セル10は、n 導電型半導体基板内に作成されるp チャネル・スプリット・ゲートFET である。別の実施例においては、NVM セル10は、n 導電型半導体基板内に形成されるp 導電型のウェル内に作成されるn チャネル・スプリット・ゲートFET である。さらに別の実施例においては、NV M セル10は、p 導電型半導体基板内に形成されるn 導電型のウェル内に作成されるp チャネル・スプリット・ゲートFET である。

【0018】図1のNVM セル10へのアクセスは、3つの部分を含む: すなわち、NVM セル10をプログラミン

グすること、NVM セル10を消去することおよびNVM ル10からデータを読み取ることである。これらは、NVM セル10の選択ゲート16、制御ゲート32、ソース領域36およびドレイン領域22を所定の電圧にバイアスすることにより実現される。

【0019】NVM セル10を電気的にプログラミングするには、たとえば接地電圧などのプログラミング・ドレイン電圧をドレイン領域22に印加する。少なくとも、選択ゲート構造15下のチャネル領域38部分の閾値電圧分だけ、プログラミング・ドレイン電圧よりも高いプログラミング選択ゲート電圧が、選択ゲート16に印加される。プログラミング・ドレイン電圧よりも高いプログラミング・ソース電圧がソース領域36に印加される。さらに、プログラミング・ソース電圧がりも高いプログラミング制御ゲート電圧が制御ゲート32に印加される。例として、プログラミング選択ゲート電圧は、約1ボルトないし約2ボルト、プログラミング制御ゲート電圧は、約8ボルトないし約10ボルトである。

【0020】ソース領域36は、ドレイン領域22より も高い電圧レベルにあるので、n チャネル・スプリット ・ゲートFET 10は、反転能動モードで動作する。言い 換えると、プログラミング中は、ソース領域 3 6 がFET 10のドレインとして機能し、ドレイン領域22がFET 10のソースとして機能する。さらに、選択ゲート16 は、選択ゲート構造15の下のチャネル領域38部分の 少なくとも閾値電圧分だけ、ドレイン領域22の電圧レ ベルよりも高い電圧レベルにある。このため、選択ゲー ト構造15の下のチャネル領域38の部分がオンになり 導電性を持つ。負の電荷キャリヤ、たとえば電子がドレ イン領域22から発生し、選択ゲート構造15と制御ゲ ート32との間のチャネル領域38部分を通じて加速さ れる。電荷キャリヤがソース領域36に隣接し、なおか つ制御ゲート32の下にあるチャネル領域38部分に到 達すると、制御ゲート32における高電圧により引きつ けられる。ホット・キャリヤ注入プロセスにおいて、電 荷キャリヤが酸化物層23を介して注入され、制御ゲー ト32の側壁31に隣在する窒化シリコン層24の部分 内に捕捉される。負の電荷キャリヤ、たとえば電子がチ ャネル領域38から窒化シリコン層24内に移動するに つれ、制御ゲート32下のチャネル領域38部分の閾値 電圧が上がる。このため、チャネル領域38を通る電流 が下がり、ホット・キャリヤ注入の速度も下がる。NVM セル10からプログラミング電圧が排除された後、注入 されたキャリヤは窒化シリコン層24内に捕捉された状 態のままになる。第1論理値、たとえば論理1がNVM セ ル10に格納される。すなわち、NVM セル10がプログ ラミングされる。

【0021】プログラミング・プロセスの間、チャネル

領域38を流れる電流は、選択ゲート16に印加されるプログラミング選択ゲート電圧レベルにより制限される。好ましくは、プログラミング選択ゲート電圧は、選択ゲート16の下のチャネル領域38部分の閾値電圧より多少高く、それによりチャネル領域38内を流れる電流を最小限に抑える。かくして、NVMセル10をプログラミングするプロセスは電力効率に優れ、低電圧低電力用途に適する。

【0022】NVM セル10を電気的に消去するには、消 去ソース電圧をソース領域36に印加し、消去ソース電 圧よりも低い消去制御ゲート電圧を制御ゲート32に印 加する。例として、消去ソース電圧は、約5ボルトない し約7ボルトで、消去制御ゲート電圧は約-11ボルト ないし約-9ボルトである。選択ゲート16およびドレ イン領域22は、消去プロセスには関与せず、基準電圧 レベル、たとえば接地電圧レベルに結合されるか、ある いは浮動状態とすることができる。NVM セル10を消去 する代替の実施例においては、消去選択ゲート電圧を選 択ゲート16に印加し、消去ドレイン電圧をドレイン領 域22に印加する。このとき消去選択ゲート電圧は消去 ドレイン電圧よりも低い。例として、消去選択ゲート電 圧は約-3ボルトないし約-0.5ボルトで、消去ドレ イン電圧は接地電圧である。選択ゲート16は、ドレイ ン領域22よりも低い電圧レベルにあるので、選択ゲー ト16の下のチャネル領域38部分は確実に非導電性を 持つ。NVM セル10を消去する別の代替実施例において は、約2ボルトないし約5ボルトの電圧がドレイン領域 22に印加され、ドレイン領域22からチャネル領域3 8に電荷キャリヤの注入が誤って起こらないようにす る。

【0023】ソース領域36と制御ゲート32との間 の、たとえば約14ボルトないし約19ボルトの高電圧 差のために、制御ゲート32下のチャネル領域38部分 内には強力な電界が設定される。帯域間トンネル・プロ セスにより、強電界は、ソース領域36に隣接するチャ ネル領域38部分内で電子―正孔対を発生する。正の電 荷キャリヤである正孔は、制御ゲート32において負の 電圧により引きつけられる。ホット・キャリヤ注入プロ セスにおいて、正孔は酸化物層23を介して、ONO 積層 部25の窒化シリコン層24まで注入され、そこで窒化 シリコン層24内の電子と結合する。好ましくは、消去 プロセスは、窒化シリコン層24が実質的に電気的中性 あるいは正に充電されるまで続く。消去電圧がNVM セル 10から除去されると、窒化シリコン層24は実質的に 中性あるいは正に充電された状態のままになる。いずれ の場合も、第2論理値、たとえば論理0がNVM セル10 内に格納される。すなわち、NVM セル10が消去され

【0024】消去プロセスの間は、窒化シリコン層24 の電荷トラップ・サイト内に格納される電荷は、チャネ 10

ル領域38から注入される反対極性の電荷により中性化される。電荷トラップ・サイト内の電荷がFowler-Nordheimトンネル・プロセスにおいて電荷トラップ・サイトと制御ゲートの間で誘電層を通じて制御ゲートに移動する消去プロセスと比較すると、本発明の消去プロセスでは、0NO積層部25内に厚い上部誘電層28が可能になり、それによりNVMセル10のデータ保持が改善される。

【0025】NVM セル10からデータを読み取るには、 たとえば接地電圧などの読取ソース電圧をソース領域3 6に印加する。読取ソース電圧と実質的に等しいかある いはそれよりも高い読取制御ゲート電圧を制御ゲート3 2に印加する。少なくとも、選択ゲート構造15の下の チャネル領域38部分の閾値電圧分だけ読取ソース電圧 よりも高い読取選択ゲート電圧が選択ゲート16に印加 される。かくして、選択ゲート構造15下のチャネル領 域38部分がオンになり導電性を持つ。読取ソース電圧 よりも高い読取ドレイン電圧がドレイン領域22に印加 される。例として、読取制御ゲート電圧は、約1ボルト ないし約2ボルト, 読取ドレイン電圧は約1ボルトない し約2ボルトであり、選択ゲート16は電源電圧VDD に 結合される。例として、電源電圧Vnp は約3ボルトない し約5ボルトである。低電力用途においては、電源電圧 VDD は、たとえば、約0..9ボルトないし約1. 8ボル トである。

【0026】NVM セル10がプログラミングされると、 制御ゲート32下の窒化シリコン層24が負に充電され る。制御ゲート32下のチャネル領域38部分は、制御 ゲート32下の窒化シリコン層24が実質的に電気的中 性のときの固有閾値電圧より高い閾値電圧を有する。NV M セル10が消去されると、制御ゲート32下の窒化シ リコン層24は実質的に電気的中性になるか、あるいは 正に充電される。制御ゲート32下のチャネル領域38 部分は、その固有閾値電圧と実質的に等しいか、それよ りも低い閾値電圧を有する。読取制御ゲート電圧は、NV M セル10がプログラミングされる場合、制御ゲート3 2下のチャネル領域38部分の閾値電圧より低いことが 好ましい。また、読取制御ゲート電圧は、NVM セル10 が消去される場合、制御ゲート32下のチャネル領域3 8部分の閾値電圧より高いことが好ましい。従って、プ ログラミングされたNVM セル10からデータを読み取る 場合は、チャネル領域38は非導電性となり、そこを流 れる電流は、たとえば約2マイクロアンペア (μΑ) 以 下と小さい。ビット線(図1には図示せず)を介してド レイン領域22に結合される検知増幅器(図示せず) は、この小さい電流を検知して、NVM セル10から、第 1論理値、たとえば論理1を読み取る。一方、消去され たNVM セル10からデータを読み取る場合は、チャネル 領域38は導電性を持ち、そこを流れる電流は、たとえ 50 ば約10μΑ以上と大きくなる。ドレイン領域22に結

合される検知増幅器(図示せず)は、この大きな電流を 検知し、第2論理値、たとえば論理0をNVM セル10か ら読み取る。

【0027】読取るプロセスの間、ソース領域36はド レイン領域22より低い電圧レベルにある。制御ゲート 32下のチャネル領域38部分に亘る電圧降下は小さ い。このため電荷キャリヤがチャネル領域38から窒化 シリコン層24内に誤って注入される確率は小さい。言 い換えると、NVM セル10に蓄積されるデータに対す る、読取プロセス中の妨害が小さい。本発明により、検 知増幅器 (図示せず) はビット線 (図1には図示せず) を介してドレイン領域22に結合され、ドレイン領域2 2は選択ゲート構造15により窒化シリコン層24から 隔てられる。従って、寄生ビット線キャパシタの容量 は、窒化シリコン層24内の電荷とは実質的に無関係で ある。言い換えると、寄生ビット線容量のデータ依存性 はNVM セル10においては小さい。NVM セル10など の、ビット線容量のデータ依存性が小さいNVM ルが、高 性能用途には適する。

【0028】図2は、本発明によるスプリット・ゲート NVM 装置50の配線略図である。NVM 装置50は、半導 体基板(図2には図示せず)内に作成され、行および列 に配列されたスプリット・ゲートFET のアレイを備え る。スプリット・ゲートFET は、NVM 装置50において メモリ・セルとして機能する。アレイ内の各スプリット ・ゲートFET は、ソース領域と、ドレイン領域と、ソー ス領域をチャネル領域から分離するチャネル領域とを備 える。選択ゲート構造が、ドレイン領域に隣接するチャ ネル領域部分の上に存在する。誘電性積層部がソース領 域に隣接するチャネル領域の別の部分の上に存在する。 誘電性積層部上に制御ゲートが配置され、選択ゲートか ら電気的に絶縁される。アレイ内のスプリット・ゲート FET は、1ビットのデータを格納する。従って、アレイ 内のスプリット・ゲートFET は、NVM 装置50において ビット・セルとも呼ばれる。好ましくは、NVM 装置50 内のスプリット・ゲートFET は、図1に図示されるスプ リット・ゲートNVM セル10と構造的に等しい。図2 は、4行4列に配列された16個のビット・セルを示 す。しかし、これは本発明を制約するものではない。本 発明により、NVM 装置50は、任意の数の行と任意の数 の列とに配列されるビット・セルのアレイを備える。

【0029】NVM 装置50は、ソース線52,54と、 選択線61,62,63,64と、制御線71,72,73,74と、ビット線81,82,83,84とを介してアクセスされる。NVM 装置50内のビット・セルは、アレイ内のその位置、たとえば行番号および列番号によりアドレス指定される。第1行において、ビット・セル110,120,130,140は、それぞれ第1,第2,第3および第4列に位置する。第2行において、ビット・セル210,220,230,240は、

12

それぞれ第1, 第2, 第3および第4列に位置する。第3行において、ビット・セル310, 320, 330, 340は、それぞれ第1, 第2, 第3および第4列に位置する。第4行において、ビット・セル410, 420, 430, 440は、それぞれ第1, 第2, 第3および第4列に位置する。

【0030】ソース線52は、第1行のビット・セル1 10, 120, 130, 140のソース112, 12 2, 132, 142にそれぞれ接続される。ソース線5 2は、第2行のビット・セル210, 220, 230, 240のソース212, 222, 232, 242にもそ れぞれ接続される。ソース線54は、第3行のビット・ セル310, 320, 330, 340のソース312, 322, 332, 342にそれぞれ接続される。ソース 線54は、第4行のビット・セル410,420,43 0, 440のソース412, 422, 432, 442に もそれぞれ接続される。本発明により、そのソースを同 じソース線に結合するビット・セルは一括して消去され るので、消去ブロックを形成する。このため、NVM 装置 50は、第1および第2行内のビット・セルで構成され るものと、第3および第4行内のビット・セルで構成さ れるものの2つの消去ブロックを備える。

【0031】選択線61は、第1行のビット・セル110,120,130,140の選択ゲート115,125,135,145にそれぞれ接続される。選択線62は、第2行のビット・セル210,220,230,240の選択ゲート215,225,235,245にそれぞれ接続される。選択線63は、第3行のビット・セル310,320,330,340の選択ゲート315,325,335,345にそれぞれ接続される。選択線64は、第4行のビット・セル410,420,430,440の選択ゲート415,425,435,445にそれぞれ接続される。

【0032】制御線71は、第1行のビット・セル110,120,130,140の制御ゲート116,126,136,146にそれぞれ接続される。制御線72は、第2行のビット・セル210,220,230,240の制御ゲート216,226,236,246にそれぞれ接続される。制御線73は、第3行のビット・セル310,320,330,340の制御ゲート316,326,336,346にそれぞれ接続される。制御線74は、第4行のビット・セル410,420,430,440の制御ゲート416,426,436,446にそれぞれ接続される。

【0033】ビット線81は、第1列のビット・セル1 10,210,310,410のドレイン114,21 4,314,414にそれぞれ接続される。ビット線8 2は、第2列のビット・セル120,220,320, 420のドレイン124,224,324,424にそ 50 れぞれ接続される。ビット線83は、第3列のビット・ セル130, 230, 330, 430のドレイン13 4, 234, 334, 434にそれぞれ接続される。ビット線84は、第4列のビット・セル140, 240, 340, 440のドレイン144, 244, 344, 4 44にそれぞれ接続される。

【0034】NVM 装置50内のビット・セルは、前記に 説明されたように結合されるとは限らないことを理解頂きたい。たとえば、ソース線52およびソース線54を 互いに結合することができる。言い換えると、アレイ内の第1,第2,第3および第4行のビット・セルのソースをすべて同じソース線に結合することができる。かくして、NVM 装置50は、第1,第2,第3および第4行のビット・セルによって構成される消去ブロックを有する。さらに制御線71,72を互いに結合し、制御線73,74を互いに結合することもできる。かくして、第1および第2行内のビット・セルは1つの制御線を共有し、第3および第4行内のビット・セルは1つの制御線を共有する。

【0035】NVM 装置50内の各ビット・セルを個別に電気的にプログラミングすることができる。各ビット・セル内に格納されるデータも、ビット線81,82,83または84内を流れる電流を検知することにより個別に読み取ることができる。さらに、消去ブロック内のビット・セルは共通のソース線を共有し、一括して電気的に消去することができる。従って、NVM 装置50はフラッシュEEPROM装置とも呼ばれる。

【0036】NVM 装置50内のビット・セル、たとえば ビット・セル110、120を電気的にプログラミング するには、たとえば約3ボルトないし約5ボルトのソー ス・プログラミング電圧をソース線52に印加する。た とえば約1ボルトないし約2ボルトの第1選択プログラ ミング電圧を選択線61に印加する。第2,第3および 第4行のビット・セルは、ビット・セル110, 120 をプログラミングするプロセスに関与しないので、たと えば接地電圧などの第2選択プログラミング電圧を選択 線62,63,64に印加することによりオフになる。 たとえば約8ボルトないし約10ボルトの制御プログラ ミング電圧を制御線71に印加する。好ましくは、制御 プログラミング電圧は、ソース・プログラミング電圧よ り高く、第1選択プログラミング電圧より高く設定され る。第1ビット・プログラミング電圧、たとえば電源電 圧VDD をビット線83,84に印加する。ビット線8 3,84に印加される第1ビット・プログラミング電圧 と、選択線61に印加される第1選択プログラミング電 圧との差は、ビット・セル130、140の選択ゲート 135,145の各々の下のチャネル領域部分の閾値電 圧よりも低いことが好ましい。たとえば接地電圧などの 第2ビット・プログラミング電圧がビット線81,82 に印加される。従って、ビット・セル110、120が オンとなり、反転能動モードで動作する。言い換える

14

と、プログラミング・プロセスの間は、ソース112, 122はビット・セル110, 120のドレインとして それぞれ機能し、ドレイン114、124はビット・セ ル110,120のソースとしてそれぞれ機能する。負 の電荷キャリヤ、たとえば電子がビット・セル110. 120のドレイン114, 124からそれぞれ発生し、 ビット・セル110の選択ゲート115と制御ゲート1 16との間のチャネル領域およびビット・セル120の 選択ゲート125と制御ゲート126との間のチャネル 領域を通じて加速される。電荷キャリヤがビット・セル 110, 120の制御ゲート116, 126下のチャネ ル領域部分にそれぞれ到達すると、制御ゲート116, 126において高電圧により引きつけられる。ホット・ キャリヤ注入プロセスにおいては、電荷キャリヤは制御 ゲート116, 126下の誘電性積層部内の電荷トラッ プ・サイト内に注入される。電子などの負の電荷キャリ ヤが制御ゲート116, 126下の電荷トラップ・サイ ト内に注入されると、制御ゲート116、126下のチ ャネル領域部分の閾値電圧が上がる。かくして、ビット ・セル110, 120を流れる電流が下がり、ホット・ キャリヤ注入の速度も下がる。NVM 装置50からプログ ラミング電圧が除去された後、注入されたキャリヤは制 御ゲート116、126下の電荷トラップ・サイト内に 残る。第1論理値、たとえば論理1がビット・セル11 0,120内に格納される。すなわちビット・セル11 120がプログラミングされる。

【0037】NVM 装置50のビット・セル、たとえば第 1および第2行内のビット・セルを電気的に消去するに は、ソース消去電圧をソース線52に印加し、制御消去 電圧を制御線71,72に印加する。例として、約5ボ ルトないし約7ボルトの正の電圧をソース消去電圧とし て選択し、約-11ボルトないし約-9ボルトの負の電 圧を制御消去電圧として選択する。ソース線54,選択 線63,64および制御線73,74は、接地電圧レベ ルに結合される。ある実施例においては、選択線61、 62およびビット線81,82,83,84は接地電圧 レベルに結合される。代替の実施例においては、選択線 61,62およびビット線81,82,83,84は浮 遊する。別の代替実施例においては、たとえば約-3ボ ルトないし約-0.5ボルトなどの選択消去電圧が選択 線61,62に印加され、たとえば接地電圧などのビッ ト消去電圧がビット線81,82,83,84に印加さ れる。第1行および第2行のビット・セルの選択ゲート はそれぞれのドレインより低い電圧レベルにあるので、 第1行および第2行のビット・セルのチャネル領域は確 実にオフになる。さらに別の代替実施例においては、た とえば約2ボルトないし約5ボルトの電圧などのビット 消去電圧がビット線81,82,83,84に印加さ れ、ドレインから第1行および第2行のビット・セルの 50 チャネル領域に誤って電荷キャリヤが注入されることを

回避する。

【0038】第1および第2行のビット・セルのソース と制御ゲートとの間の、たとえば約14ボルトないし約 18ボルトの高電圧差のために、第1および第2行のビ ット・セルのソース付近の制御ゲート下には、強力な電 界が設定される。帯域間トンネリングにより、強電界 は、制御ゲート下のチャネル領域部分内に電子-正孔対 を発生する。正の電荷キャリヤである正孔は、制御ゲー トにおいて負の電圧により引きつけられる。ホット・キ ャリヤ注入プロセスにおいて、正孔は各制御ゲート下の 誘電性積層部内の電荷トラップ・サイト内に注入され る。注入された正孔は第1および第2行のビット・セル の電荷トラップ・サイト内で電子と結合する。好ましく は、消去プロセスは、第1および第2行のビット・セル の電荷トラップ・サイトが実質的に電気的中性になるま で続く。電荷トラップ・サイトは、過消去プロセスにお いては正に充電されることもある。消去電圧がNVM 装置 50から除去されると、第1および第2行のビット・セ ルの電荷トラップ・サイトは実質的に中性あるいは正に 充電された状態のままになる。いずれの場合も、第2論 理値、たとえば論理0がビット・セル110, 120, 130, 140, 210, 220, 230, 240内に 格納される。すなわち、NVM 装置50の第1および第2 行のビット・セルが消去される。

【0039】NVM 装置50のビット・セル、たとえばビ ット・セル430、440からデータを読み取るには、 第1選択読取電圧を選択線64に印加する。例として、 第1選択読取電圧は電源電圧Vnn である。たとえば、約 1ボルトないし約2ボルトの制御読取電圧が制御線74 に印加される。第1, 第2および第3行内のビット・セ ルはビット・セル430、440からのデータの読取プ ロセスに関与しないので、たとえば接地電圧などの第2 選択読取電圧を選択線61,62,63,64に印加す ることによりオフにすることが好ましい。ソース読取電 圧、たとえば接地電圧をソース線52,54に印加す る。約1ボルトないし約2ボルトの第1ビット読取電圧 がビット線83,84に印加される。好ましくは、ビッ ト線81,82に印加される第2ビット読取電圧は、ソ ース線52,54に印加されるソース読取電圧と実質的 に等しい。かくして、ビット・セル410、420内を 流れる電流は、ビット・セル430、440からデータ を読み取るプロセスの間は実質的にゼロになる。制御線 7.4に印加される制御読取電圧は、好ましくは、ソース 線54に印加されるソース読取電圧と少なくとも同じ程 度の高さである。選択線64に印加される第1選択読取 電圧は、好ましくは、ソース線54に印加されるソース 読取電圧よりも、少なくともビット・セル430,44 0の選択ゲート435、445それぞれの下のチャネル 領域部分の閾値電圧分だけ高い。選択線61、62、6 3に印加される第2選択読取電圧は、好ましくは、第

16

1、第2または第3行のビット・セルの選択ゲート下の チャネル領域部分の関値電圧とソース線52,54に印 加されるソース読取電圧との和よりも低い。

【0040】ビット・セル430がプログラミングされ ると、制御ゲート436下の電荷トラップ・サイトが負 に充電される。制御ゲート436下のチャネル領域部分 は、電荷トラップ・サイトが実質的に電気的中性のと き、その固有閾値電圧よりも高い閾値電圧を有する。ビ ット・セル430が消去されると、制御ゲート436下 の電荷トラップ・サイトは実質的に電気的中性か、ある いは正に充電される。制御ゲート436下のチャネル領 域部分は、その固有閾値電圧と実質的に等しいか、それ よりも低い閾値電圧を有する。好ましくは、制御線74 に印加される制御読取電圧は、ビット・セル430がプ ログラミングされた場合は制御ゲート436下のチャネ ル領域部分の閾値電圧よりも低く、ビット・セル430 が消去された場合は制御ゲート436下のチャネル領域 部分の閾値電圧よりも高い。従って、プログラミングさ れたビット・セル430からデータを読み取る際は、ビ ット・セル430のチャネル領域は非導電性で、そこを 流れる電流は、たとえば約2μΑ以下と小さい。ビット 線83に結合される検知増幅器(図示せず)がこの小さ い電流を検知し、ビット・セル430から第1論理値、 たとえば論理1を読み取る。一方、消去されたビット・ セル430からデータを読み取る際は、ビット・セル4 30のチャネル領域は導電性を持ち、そこを流れる電流 は、たとえば約10μΑ以上と大きい。ビット線83に 結合される検知増幅器(図示せず)はこの大電流を検知 し、ビット・セル430から第2論理値、論理0を読み 取る。

【0041】ビット・セル440がプログラミングされ ると、制御ゲート446下の電荷トラップ・サイトが負 に充電される。制御ゲート446下のチャネル領域部分 は、電荷トラップ・サイトが実質的に電気的中性のと き、その固有閾値電圧よりも高い閾値電圧を有する。ビ ット・セル440が消去されると、制御ゲート446下 の電荷トラップ・サイトは実質的に電気的中性か、ある いは正に充電される。制御ゲート446下のチャネル領 域部分は、その固有閾値電圧と実質的に等しいか、それ よりも低い閾値電圧を有する。好ましくは、制御線74 に印加される制御読取電圧は、ビット・セル440がプ ログラミングされた場合は制御ゲート446下のチャネ ル領域部分の閾値電圧よりも低く、ビット・セル440 が消去された場合は制御ゲート446下のチャネル領域 部分の閾値電圧よりも高い。従って、プログラミングさ れたビット・セル440からデータを読み取る際は、ビ ット・セル440のチャネル領域は非導電性で、そこを 流れる電流は、たとえば約2μΑ以下と小さい。ビット 線84に結合される検知増幅器(図示せず)がこの小さ 50 い電流を検知し、ビット・セル440から第1論理値、

たとえば論理1を読み取る。一方、消去されたビット・セル440からデータを読み取る際は、ビット・セル440のチャネル領域は導電性を持ち、そこを流れる電流は、たとえば約10 $\mu$ A以上と大きい。ビット線84に結合される検知増幅器(図示せず)はこの大電流を検知し、ビット・セル440から第2論理値、論理0を読み取る。

【0042】ビット・セル430、440からデータを 読み取るプロセスの間は、ソース432、442は、ド レイン434、444よりもそれぞれ低い電圧ルレベル にある。制御ゲート436,446下のチャネル領域部 分両端の電圧降下は小さい。かくして、電荷キャリヤが チャネル領域から電荷トラップ・サイト内に誤って注入 される確率は小さい。さらに、第1,第2および第3行 のビット・セル内の電荷トラップ・サイトからドレイン を隔てるチャネル領域は、選択線61,62,63に印 加される第2選択読取電圧によりオフになる。このた め、第1,第2および第3行のビット・セルの読取プロ セスに対する妨害は小さい。従って、本発明の読取プロ セスは、従来技術による読取プロセスよりも読取外乱が 小さい。さらに、NVM 装置50のビット線は、対応する ビット・セル内の選択ゲートによりビット・セル内の電 荷トラップ・サイトから隔てられるので、寄生ビット線 キャパシタの容量値は、電荷トラップ・サイトの電荷と は実質的に無関係である。言い換えると、寄生ビット線 容量のデータ依存性がNVM 装置50においては小さい。 NVM 装置50などの、ビット線容量のデータ依存性が小 さいNVM 装置は、高性能用途に適する。

【0043】以上、NVM 装置とそのNVM 装置にアクセスする方法とが提供されたことが理解頂けよう。本NVM 装置は、スプリット・ゲートFET のアレイを備え、各FETはソース付近のチャネル領域第1部分の上に存在する制御ゲートと、ドレイン付近のチャネル領域第2部分の上に存在する選択ゲートとを有する。制御ゲートは選択ゲートに隣在する側壁スペーサとして形成することができ、それによりNVM 装置のシリコン面積効率を高める。【0044】NVM 装置のFET をプログラミングする際は、第1極性の電荷キャリヤ、たとえば電子が、選択ゲートと制御ゲートとの間のチャネル領域部分において加速され、その後、制御ゲートの下に存在する誘電性積層部内に位置する電荷トラップ・サイト内に注入される。選択ゲートは、プログラミング・プロセスの間、チャネ

18

ル領域を流れる電流を制御する。プログラミング・プロ セスは、時間的効率と電力の効率とに関して最適化する ことができる。

【0045】NVM 装置のFET は、第2極性の電荷キャリヤ、たとえば正孔をチャネル領域から電荷トラップ・サイト内に注入することにより消去される。電荷キャリヤは消去プロセスの間、誘電性積層部内の上部誘電層を貫通して移動しないので、厚い上部誘電層を用いてNVM 装置のデータ保持率を高めることができる。

【0046】NVM 装置のFET からデータを読み取る際は、選択ゲートに隣接するドレインに読取電圧を印加する。従って、データの読取外乱とFET の破壊とを最小限に抑えて、それによりさらにNVM 装置のデータ保持と信頼性を改善する。また、FET のドレインに結合されるビット線を流れる電流を検知することによりFET からデータを読み取る。FET のドレインは選択ゲート下のチャネル領域部分によって、電荷トラップ・サイトから分離される。かくして、ビット線容量のデータ依存性が最小限に抑えられ、NVM 装置は高性能用途に適する。

#### o 【図面の簡単な説明】


【図1】本発明による不揮発性メモリ装置の断面図であ る。

【図2】本発明による不揮発性メモリ装置の配線略図である。

#### 【符号の説明】

- 10 不揮発性メモリ装置
- 11 半導体基板
- 12 主表面
- 14 誘電層
- 30 16 選択ゲート
  - 17, 18 選択ゲートの側壁
  - 22 ドレイン領域
  - 23, 28 二酸化シリコン層
  - 24 窒化シリコン層
  - 25 酸化物一窒化物一酸化物積層部
  - 31, 33 制御ゲートの側壁
  - 32 制御ゲート
  - 34,35 窒化物スペーサ
  - 36 ソース領域
- 38 チャネル領域
  - 42, 44, 46 シリコン化合物構造

【図1】



【図2】

		1 00		
110 -	- 81 120 -	130	140	-84
	124		144_	İ
112,71	125	135 134	145	61
115	126	136	146	71
112	122	132	142	, ,
1	1.		<u> </u>	. 52
210-	220	290	240	
212	222	232	242	
216	226	236	246	172
215	225 7	235	245	62
214	224	234	245 244 L	7
			1	1
310	320	330	340~	
314	320	834	340	Ea
315	325	335 A34	345	, 63
315 314	325	335 334	345	,63
315	325	335 A34	345	73
315, 314 316, 312	325 326 322	335 336 336 332	345 346 342	
315 314 316 312 310 410	325 326 322	335 334 336 332	345 345 342	73
315, 314 316, 312	325 326 322 420 422	335 336 336 332 430	345 345 342 440 442	73
315 314 316 312 316 410 410 412	325 326 322 420 422 425	335 335 332 430 432 435	345 345 342 440 442 445	, 54 , 74
315 314 316 312 410 412	325 326 322 420 422	335 336 336 332 430	345 345 342 440 442	, 54

## フロントページの続き

- (72)発明者 ウェイーミン・チャン アメリカ合衆国テキサス州オースチン、ベ イジル・ドライブ7712
- (72) 発明者 キース・フォーブス アメリカ合衆国テキサス州ナー

アメリカ合衆国テキサス州オースチン、モール・ドライブ1410

(72) 発明者 ダグラス・アール・ロバーツ アメリカ合衆国テキサス州オースチン、ティスデール・ドライブ7608